Implementación de Algoritmos de Procesado de Señal sobre FPGA: Especificación, Reutilización y

216 Pages·2012·3.22 MB·Spanish

(cid:19)
UNIVERSIDAD POLITECNICA DE MADRID
ESCUELA TE(cid:19)CNICA SUPERIOR DE INGENIEROS DE
TELECOMUNICACIO(cid:19)N
TESIS DOCTORAL
(cid:19)
IMPLEMENTACION DE ALGORITMOS DE PROCESADO DE
~ (cid:19) (cid:19)
SENAL SOBRE FPGA: ESPECIFICACION, REUTILIZACION Y
(cid:19) ~
EXPLORACION DEL ESPACIO DE DISENO
(cid:19)
Miguel Angel S(cid:19)anchez Marcos
2012
TESIS DOCTORAL
(cid:19)
IMPLEMENTACION DE ALGORITMOS DE PROCESADO DE
~ (cid:19) (cid:19)
SENAL SOBRE FPGA: ESPECIFICACION, REUTILIZACION Y
(cid:19) ~
EXPLORACION DEL ESPACIO DE DISENO
Autor:
(cid:19)
Miguel Angel S(cid:19)anchez Marcos
Ingeniero de Telecomunicaci´on
Director:
Mar(cid:19)(cid:16)a Luisa L(cid:19)opez Vallejo
Profesor Titular del Dpto. de Ingenier´ıa Electr´onica
Universidad Polit´ecnica de Madrid
DEPARTAMENTO DE INGENIER(cid:19)IA ELECTRO(cid:19)NICA
ESCUELA TE(cid:19)CNICA SUPERIOR DE INGENIEROS DE
TELECOMUNICACIO(cid:19)N
UNIVERSIDAD POLITE(cid:19)CNICA DE MADRID
2012
TESIS DOCTORAL: Implementaci´on de Algoritmos de Procesado de
Sen˜alsobreFPGA:Especificaci´on,Reutilizaci´on
y Exploraci´on del Espacio de Disen˜o
AUTOR: Miguel A´ngel S´anchez Marcos
DIRECTORA: Mar´ıa Luisa L´opez Vallejo
El tribunal nombrado para juzgar la Tesis arriba indicada, compuesto por los siguientes
doctores:
PRESIDENTE: D. Carlos A. L´opez Barrio
VOCALES: D. Eugenio Villar Bonet
D. Fernando Rinc´on Calle
D. Gabriel Caffarena Fern´andez
SECRETARIO: D. Carlos A´ngel Iglesias Fern´andez
acuerdan otorgarle la calificaci´on de:
....... de ......................... de 2012
El Secretario del Tribunal
A Emma
Agradecimientos
Quiero agraceder a Marisa, quien ha guiado mi investigaci´on desde que me titul´e y
con quien he estado trabajando desde entonces. Quiero darle las gracias por darme la
oportunidaddetrabajarenestaTesis,porsussusconsejosycontribucionessinlosqueesta
Tesis no hubiera sido posible, y por todos los an˜os de amistad, colaboraci´on y paciencia.
Tambi´en agradecer a otros miembros del grupo LSI, presentes como Angel, Carlos
L´opez Barrio, Carlos Carreras, Juan Antonio, Roberto, Enrique, pero tambi´en pasados
como Gabriel. En especial a Pedro Echeverr´ıa, Pablo Ituero y Pablo Royer, con quienes
he colaborado durante estos an˜os.
A los miembros del Departamento de Sen˜ales, Sistemas y Radiocomunicaciones, Jesu´s,
OmaryVictor,conquientambi´enhetrabajadoycolaborado.AMario,porsucolaboraci´on
y ayuda.
A Carlos A. Iglesias del Departamento Ingenier´ıa de Sistemas Telem´aticos, por sus
consejos y contribuciones que han enriquecido esta Tesis.
A los proyectos CICYT que me han financiado durante la realizaci´on de esta Tesis:
DELTA (TEC2009-08589), OPTIMA (TEC2006-00739) y MARCE (TIC2003-07036).
A mis padres y familia.
A Almudena por el carin˜o y apoyo que me ha dado todo este tiempo.
i
ii
Resumen
Esta Tesis aborda el disen˜o e implementaci´on de aplicaciones en el campo de proce-
sado de sen˜al, utilizando como plataforma los dispositivos reconfigurables FPGA. Esta
plataforma muestra una alta capacidad de l´ogica, e incorpora elementos orientados al pro-
cesado de sen˜al, que unido a su relativamente bajo coste, la hacen ideal para el desarrollo
de aplicaciones de procesado de sen˜al cuando se requiere realizar un procesado intensivo
y se buscan unas altas prestaciones.
Sin embargo, el coste asociado al desarrollo en estas plataformas es elevado. Mientras
que el aumento en la capacidad l´ogica de los dispositivos FPGA permite el desarrollo de
sistemas completos, los requisitos de altas prestaciones obligan a que en muchas ocasiones
se deban optimizar operadores a muy bajo nivel. Adem´as de las restricciones tempora-
les que imponen este tipo de aplicaciones, tambi´en tienen asociadas restricciones de ´area
asociadas al dispositivo, lo que obliga a evaluar y verificar entre diferentes alternativas
de implementaci´on. El ciclo de disen˜o e implementaci´on para estas aplicaciones se puede
prolongar tanto, que es normal que aparezcan nuevos modelos de FPGA, con mayor ca-
pacidad y mayor velocidad, antes de completar el sistema, y que hagan a las restricciones
utilizadas para el disen˜o del sistema inu´tiles.
Para mejorar la productividad en el desarrollo de estas aplicaciones, y con ello acor-
tar su ciclo de disen˜o, se pueden encontrar diferentes m´etodos. Esta Tesis se centra en la
reutilizaci´on de componentes hardware previamente disen˜ados y verificados. Aunque los
lenguajes HDL convencionales permiten reutilizar componentes ya definidos, se pueden
realizar mejoras en la especificaci´on que simplifiquen el proceso de incorporar componen-
tes a nuevos disen˜os. As´ı, una primera parte de la Tesis se orientar´a a la especificaci´on de
disen˜os basada en componentes predefinidos. Esta especificaci´on no s´olo busca mejorar y
simplificar el proceso de an˜adir componentes a una descripci´on, sino que tambi´en busca
mejorar la calidad del disen˜o especificado, ofreciendo una mayor posibilidad de configura-
ci´on e incluso la posibilidad de informar de caracter´ısticas de la propia descripci´on.
Reutilizar una componente ya descrito depende en gran medida de la informaci´on que
se ofrezca para su integraci´on en un sistema. En este sentido los HDLs convencionales
u´nicamente proporcionan junto con la descripci´on del componente la interfaz de entra-
da/salida y un conjunto de par´ametros para su configuraci´on, mientras que el resto de
informaci´on requerida normalmente se acompan˜a mediante documentaci´on externa. En la
segunda parte de la Tesis se propondr´an un conjunto de encapsulados cuya finalidad es
incorporarjuntoconlapropiadescripci´ondelcomponente,informaci´onquepuederesultar
u´til para su integraci´on en otros disen˜os. Incluyendo informaci´on de la implementaci´on,
ayuda a la configuraci´on del componente, e incluso informaci´on de c´omo configurar y
conectar al componente para realizar una funci´on.
iii
Finalmente se elegir´a una aplicaci´on cl´asica en el campo de procesado de sen˜al, la
transformada r´apida de Fourier (FFT), y se utilizar´a como ejemplo de uso y aplicaci´on,
tanto de las posibilidades de especificaci´on como de los encapsulados descritos. El objetivo
del disen˜o realizado no s´olo mostrar´a ejemplos de la especificaci´on propuesta, sino que
tambi´en se buscar´a obtener una implementaci´on de calidad comparable con resultados de
la literatura. Para ello, el disen˜o realizado se orientar´a a su implementaci´on en FPGA,
aprovechando tanto los elementos l´ogicos generalistas como elementos espec´ıficos de bajo
nivel disponibles en estos dispositivos. Finalmente, la especificaci´on de la FFT obtenida
se utilizar´a para mostrar c´omo incorporar en su interfaz informaci´on que ayude para su
selecci´on y configuraci´on desde fases tempranas del ciclo de disen˜o.
iv
Abstract
This PhD. thesis addresses the design and implementation of signal processing appli-
cations using reconfigurable FPGA platforms. This kind of platform exhibits high logic
capability, incorporates dedicated signal processing elements and provides a low cost so-
lution, which makes it ideal for the development of signal processing applications, where
intensive data processing is required in order to obtain high performance.
However, the cost associated to the hardware development on these platforms is high.
While the increase in logic capacity of FPGA devices allows the development of complete
systems, high-performance constraints require the optimization of operators at very low
level. In addition to time constraints imposed by these applications, Area constraints
are also applied related to the particular device, which force to evaluate and verify a
design among different implementation alternatives. The design and implementation cycle
for these applications can be tedious and long, being therefore normal that new FPGA
models with a greater capacity and higher speed appear before completing the system
implementation. Thus, the original constraints which guided the design of the system
become useless.
Different methods can be used to improve the productivity when developing these
applications, and consequently shorten their design cycle. This PhD. Thesis focuses on
thereuseofhardwarecomponentspreviouslydesignedandverified.Althoughconventional
HDLs allow the reuse of components already defined, their specification can be improved
in order to simplify the process of incorporating new design components. Thus, a first
part of the PhD. Thesis will focus on the specification of designs based on predefined
components. This specification improves and simplifies the process of adding components
to a description, but it also seeks to improve the quality of the design specified with better
configuration options and even offering to report on features of the description.
Hardware reuse of a component for its integration into a system largely depends on
the information it offers. In this sense the conventional HDLs only provide together with
the component description, the input/output interface and a set of parameters for its con-
figuration, while other information is usually provided by external documentation. In the
second part of the Thesis we will propose a formal way of encapsulation which aims to in-
corporatewiththecomponentdescriptioninformationthatcanbeusefulforitsintegration
into other designs. This information will include features of the own implementation, but
it will also support component configuration, and even information on how to configure
and connect the component to carry out a function.
Finally, the fast Fourier transform (FFT) will be chosen as a well-known signal pro-
cessing application. It will be used as case study to illustrate the possibilities of porposed
v
specification and encapsulation formalisms. The objective of the FFT design is not only
to show practical examples of the proposed specification, but also to obtain an imple-
mentation of a quality comparable to scientific literature results. The design will focus its
implementationonFPGAplatforms,usinggenerallogicelementsasbaseoftheimplemen-
tation, but also taking advantage of low-level specific elements available on these devices.
Last, the specification of the obtained FFT will be used to show how to incorporate in
its interface information to assist in the selection and configuration process early in the
design cycle.
vi