FPGAs for the Masses: Affordable Hardware Synthesis from Domain-Specific Languages

139 Pages·2016·2.16 MB·English

by  George, Nithin

FPGAs for the Masses:
Affordable Hardware Synthesis from
Domain-Specific Languages
THÈSE NO 7004 (2016)
PRÉSENTÉE LE 3 JUIN 2016
À LA FACULTÉ INFORMATIQUE ET COMMUNICATIONS
LABORATOIRE D'ARCHITECTURE DE PROCESSEURS
PROGRAMME DOCTORAL EN INFORMATIQUE ET COMMUNICATIONS
ÉCOLE POLYTECHNIQUE FÉDÉRALE DE LAUSANNE
POUR L'OBTENTION DU GRADE DE DOCTEUR ÈS SCIENCES
PAR
Nithin GEORGE
acceptée sur proposition du jury:
Prof. M. Odersky, président du jury
Prof. P. Ienne, directeur de thèse
Prof. J. Anderson, rapporteur
Prof. K. Olukotun, rapporteur
Prof. J. Larus, rapporteur
Suisse
2016

Tomyparents

Abstract
FieldProgrammableGateArrays(FPGAs)havetheabilitytobeconfiguredintoapplication-
specific architectures that are well suited to specific computing problems. This enables
themtoachieveperformancesandenergyefficienciesthatoutclassotherprocessor-based
architectures, suchas ChipMultiprocessors (CMPs), Graphic Processing Units (GPUs) and
DigitalSignalProcessors(DSPs). Despitethis,FPGAsareyettogainwidespreadadoption,
especiallyamongapplicationandsoftwaredevelopers,becauseoftheirlaboriousapplication
developmentprocessthatrequireshardwaredesignexpertise. Insomeapplicationareas,
domain-specifichardwaresynthesistoolsalleviatethisproblembyusingaDomain-Specific
Language(DSL)tohidethelow-levelhardwaredetailsandalsoimproveproductivityofthe
developer. Additionally,thesetoolsleveragedomainknowledgetoperformoptimizations
andproducehigh-qualityhardwaredesigns. Whilethisapproachholdsgreatpromise,the
significant effortand cost of developingsuch domain-specific tools make it unaffordable
inmanyapplicationareas. Inthisthesis, wedeveloptechniquestoreducetheeffortand
costofdevelopingdomain-specifichardwaresynthesistools.Todemonstrateourapproach,
wedevelopatoolchaintogeneratecompletehardwaresystemsfromhigh-levelfunctional
specificationswritteninaDSL.
Firstly,ourapproachuseslanguageembeddingandtype-directedstagingtodevelopaDSL
andcompilerinacost-effectivemanner.Tofurtherreduceeffort,wedevelopthiscompilerby
composingreusableoptimizationmodules,andintegrateitwithexistinghardwaresynthesis
tools. However, mostsynthesistoolsrequireuserstohavehardwaredesignknowledgeto
producehigh-qualityresults.Therefore,secondly,tofacilitatepeoplewithouthardwaredesign
skillstodevelopdomain-specifictools,wedevelopamethodologytogeneratehigh-quality
hardwaredesignsfromwellknowncomputationalpatterns,suchasmap,zipWith,reduce
andforeach; computationalpatternsarealgorithmicmethodsthatcapturethenatureof
computationandcommunicationandcanbeeasilyunderstoodandusedwithoutexpert
knowledge.Inourapproach,wedecomposetheDSLspecificationsintoconstituentcompu-
tationalpatternsandexploitthepropertiesofthesepatterns,suchasdegreeofparallelism,
interdependencebetweenoperationsanddata-accesscharacteristics,togeneratehigh-quality
hardwaremodulestoimplementthem,andcomposethemintoacompletesystemdesign.
Lastly,weextendedourmethodologytoautomaticallyparallelizecomputationsacrossmulti-
plehardwaremodulestobenefitfromthespatialparallelismoftheFPGAaswellasovercome
performanceproblemscausedbynon-sequentialdataaccesspatternsandlongaccesslatency
toexternalmemory. Toachievethis,weutilizethedata-accesspropertiesofthecomputa-
v
Abstract
tionalpatternstoautomaticallyidentifysynchronizationrequirementsandgeneratesuch
multi-moduledesignsfromthesamehigh-levelfunctionalspecifications.
Drivenbypowerandperformanceconstraints,todaytheworldisturningtoreconfigurable
technology (i.e., FPGAs) to meet the computational needs of tomorrow. In this light, this
workaddressesthecardinalproblemofmakingtomorrow’scomputinginfrastructurepro-
grammabletoapplicationdevelopers.
Keywords—High-levelsynthesis,domain-specificlanguages,computationalpatterns,FPGA,
reconfigurablecomputing
vi
Résumé
LesCircuitsLogiquesProgrammables(FPGA)sontuniquesdansleurcapacitéd’êtreconfigu-
rableenarchitecturesdédiéesàuneapplication.Cesarchitecturessontdoncplusadaptées
à ces problèmes computationnels spécifiques, leur permettant ainsi d’atteindre des per-
formancesetdesefficacitésenergétiquessurclassantd’autresarchitecturesbaséessurdes
processeurs,telsquelesMicroprocesseursMulti-coeurs(CMPs),lesProcesseursGraphiques
(GPUs),etlesProcesseursdetraitementdusignal(DSPs).Malgrécela,lesFPGAn’onttoujours
pasbénéficiéd’unegrandeadoption,particulièrementparmilesdeveloppeurslogiciels.Ceci
s’expliqueprincipalementparlecyclededeveloppementd’applicationspourFPGAslaborieux,
nécessitantsouventdesconnaissancesélevéesendéveloppementmatériel.Danscertains
domainesapplicatifs,l’usaged’outilsdesynthèsematérieldédiésaudomaineallègentce
problèmeenutilisantdeslangagesdédiés(DSL)afindecacherlesdétailslesplusbas-niveau
dumatériel,etpermettentainsid’améliorerlaproductivitédesdéveloppeurs.Deplus,ces
outilstirentprofitdesconnaissancesdudomainepoureffectuerdesoptimizationsetainsi
produiredesdesignsmatérielsdehaute-qualité.Bienquecetteapprochesoittrèsprometteur,
lecoût,ainsiquel’effortsignificatifrequispourdévelopperdetelsoutils,larendinabordable
dansbeaucoupdedomainesapplicatifs.Danscettethèse,nousdévelopponsdestechniques
quiaidentàréduirelecoûtetl’effortrequispourdévelopperdesoutilsdesynthèsematériel
dédiésàundomaine.Pourdémontrernotreapproche,nousdevelopponsunesuited’outils
pourgénérerdessystèmesmatérielsentiersàpartirdespécificationsdehaut-niveaudécrit
dansunlangagedédié.
Dansunpremiertemps,notreapprocheutilisel’intégrationdeslangagesetdu“staging”dirigé
par types pour développer un langage dédié et un compilateur de manière rentable. Afin
deréduired’avantagel’effortrequis,nousdévelopponscecompilateurencomposantdes
modulesd’optimizationréutilisables,etenl’intégrantavecdesoutilsdesynthèsematériel
existants.Cependant,laplupartdesoutilsdesynthèsematérielnécessitentquelesutilisateurs
aientdesconnaissancesendesignmatérielpourproduiredessystèmesdehaute-qualité.Donc,
dansundeuxièmetemps,afindefaciliterledéveloppementd’outilsdesynthèsematériel
dédiésàundomainepourlespersonnesayantpeudeconnaissancesendesignmatériel,nous
développonsuneméthodologiepermettantdegénérerdesdesignsmatérielsdehaute-qualité
àpartirdemotifscomputationnelsbienconnustelsquemap,zipWith,reduceetforeach.Ces
motifscomputationnelssontdesméthodesalgorithmiquesdécrivantlanaturedescalculset
descommunications,etpeuventfaçilementêtrecompris,nenécessitentaucuneconnaissance
endesignmatériel.Dansnotreapproche,nousdécomposonsd’abordlesspécificationsdécrits
vii
Résumé
parlelangagedédiéensesmotifscomputationnelsconstituants.Ensuite,nousexploitons
leurspropriétéstellesqueledegrédeparallelisme,l’interdépendanceentrelesopérations,
etlescharactéristiquesdesaccèsauxdonnées,pourainsigénérerdesmodulesmatérielsde
haute-qualité,etlescomposonsenunsystèmematérielcomplet.Dansunderniertemps,
nousétendonsnotreméthodologiepourparallelizer,demanièreautomatique,lescalculs
surplusieursmodulesmatérielsafindeprofiterduparallelismespatialedisponibledansun
FPGA,etadditionellement,afindesurmonterlesproblèmesdeperformancesliésàl’accès
non-contiguauxdonnéesetàlalatenceélevéedesmémoiresexternes.Pouryparvenir,nous
utilisonslespropriétésd’accèsauxdonnéespropreauxmotifscomputationnelspouridentifier
automatiquementlesconditionsdesynchronizationnécessaires,etainsigénérercesdesigns
àmodulesmultiplesàpartirdesmêmesspécificationsfonctionellesdehaut-niveaudécrits
parlelangagedédié.
Portépardescontraintesénergétiquesetdeperformances,lemonded’aujourd’huisetourne
deplusenplusverslestechnologiesreconfigurables(commelesFPGA)poursatisfaireles
besoinscomputationnelsdedemain.Danscetteperspective,cettethèseadresseunproblème
essentielquiestderendrel’infrastructurecomputationnellededemainprogrammableaux
developpeurslogiciels.
Mot-clés—Synthèsematérielàhaut-niveau,langagesdédiés,motifscomputationnels,FPGA,
calculreconfigurable
viii
Acknowledgements
Iwouldliketoexpressmysinceregratitudetomysupervisor,PaoloIenne,forhisguidance
andsupport. Hehasbeenagreatmentor. Hisinvaluablefeedbackhelpedtoimprovemy
researchmethodologyandenabledmetogrowasaperson.
Iwouldliketothankthemembersofthethesiscommittee,JasonAnderson,JamesLarus,
KunleOlukotunandMartinOdersky,forbothfindingtimetoreviewmywork,andfortheir
insightfulcommentsandsuggestionsthatsignificantlyimprovedthequalityofthisthesis.
IhadthegoodfortunetocollaboratewithmanypeopleduringmyPh.D.studies.Iwouldliketo
especiallythankHyoukJoongLeewhosecommentsandsuggestionshadaremarkableimpact
onmywork,andMikhailAsiaticiforhishelpwithsomeoftheengineeringwork.Iwouldlike
toexpressmyheartfeltgratitudetoJoaoAndrade,DavidNovo,TiarkRompf,KimonKarras,
PhilipBrisk,DavidAndrews,GabrielFalcao,KunleOlukotunandMartinOderskyfortheirhelp
onvariouspublications,someofwhichareusedinthisthesis. Mysincerethanksalsogoes
toVipinKizheppatt,KerminFlemming,Hsin-JungYang,NehalBhandariandMohammad
Shahradfortheirhelponvariousprojects.
IwouldliketoexpressmydeepappreciationtoRossKory,AliGalipBayrak,AnaPetkovska
andGraceZgheibfortheircommentsonthismanuscript,andtoSahandKashani-Akhavanfor
translatingtheabstractofthethesisintoFrench.
IthasbeenagreatpleasureformetobeapartofLAP(ProcessorArchitectureLaboratory).I
hadagreattimeinthecompanyofmyfellowLAPmember—Ajay,Ali,Ana,Andrew,Chantal,
David,Grace,Hadi,Lana,Madhura,Mikhail,Mirjana,Nikola,Paolo,Philip,Rene,Robert,Theo,
Xavier,manyinternsandvisitingcollaborators.IwouldliketoespeciallythankAli,Robertand
Chantalfortheirfriendship,guidance,encouragementandsupportthroughoutmyjourneyat
LAP.
MystayinSwitzerlandwasextremelyenjoyable,thankstotheexcellentcompanyoffriends—
Amir,Carlos,Christian,Denys,Francois,Felix,Manohar,Mark,Nada,Olga,Panagiotis,Sandro,
Sebastian,Sepand,Thomas,Vagia,Vlad,Vojinandmanyothers.IthankManoharandSandro
foralwaysbeingavailablefordiscussions,someofwhichhadadirectimpactonmywork.
Itwouldhavebeenimpossibletogothroughthisjourneywithoutthesupportofmyfamily.I
ameternallygratefulfortheirunconditionalloveandlimitlesssupportthroughoutmylife.
Lausanne,April18,2016 N.G.
ix